Практическая реализация цифровых понижающих преобразований (DDC - digital down conversion) для широкополосного радиопеленгатора по FPGA

 

Вук Обрадовић

Предраг Окиљевић

Надица Козић

Дејан Ивковић

 

 

Современные радиопеленгаторы разработаны как датчики для перехвата радиосигналов в более широкой мгновенной полосе пропускания. Программная радиотехника предлагает возможность разработки архитектуры широкополосных радиопеленгаторов с программируемой промежуточной частотой, мгновенной полосой пропускания и частотной резолюцией. В этой статье представлена реализация синхронных цифровых понижающих преобразований (DDC) для широкополосного радиопеленгатора на FPGA. DDC используются для понижающего преобразования сигнала от промежуточной частоты (IF) до основной полосы частот. Для более широких полос пропускания DDC необходимо реализовать на FPGA, который сочетает в себе гибкость общего назначения DSP, а также скорость, плотность и низкую стоимость реализации специализированной интегральной схемы (ASIC). Здесь представлены измерения и вычисления входных сигналов от пяти каналов параллельно на двух устройствах FPGA. В этой работе были рассмотрены и обсуждены преимущества высокоскоростных параллельных вычислений. Производительность системы и измеренные результаты коротко представлены в документе.

Ключевые слова: радиопеленгатор, широкополосное устройство, программируемое устройство, преобразование сигналов